UiMOR; UC UCM verzióvezérlés csökkentés 1. modell verzió

Vizsgálati elv:

Villamosmérnöki Tanszék,

modell

Kaliforniai Egyetem - Riverside

diplomások:

Hai Wang, Duo Li, Boyuan Yan

finanszírozás:

Nagyra értékeljük a következő finanszírozó ügynökségeket a projekt iránti nagyvonalú támogatásukért.

· Nemzeti Tudományos Alapítvány, "Karrier: Karrierfejlesztési terv: Viselkedésmodellezés, szimuláció és optimalizálás az egyarcú vegyes rendszerhez", CCF-0448534 (CCF-0529754 és CCF-0731962, CCF -0830304 a REU-kiegészítőkhöz) 6/1/2005-5/31/2011. PI: Sheldon Tan.

A projekt leírása

A bonyolultság csökkentése az összekapcsoló áramkör összetettségének csökkentését jelenti, miközben megőrzi az eredeti áramkörök pontosságát, hogy ösztönözze az ellenőrzési folyamatot az elrendezés utáni szakaszban. A parazita kivonás és az elrendezés utáni szimuláció közötti különbség kiegészül a parazita komponensek (ellenállás, kapacitás, ön- és kölcsönös induktivitás) számának növelésével, amelyek szükségesek az áramkör, szubsztrát, csomag összekapcsolások fizikai valóságának modellezéséhez (lásd 1. ábra). Az áramkörök komplexitásának csökkentése elengedhetetlenné válik, mert a nanometrikus integrált áramkörök, különösen az elkerülhetetlen összekapcsolódási paraziták bonyolultsága nagyon gyorsan (szinte exponenciálisan) növekszik. Ezt meghatározzák a finomabb fizikai hatások megfigyelésének követelményei annak érdekében, hogy pontosan ellenőrizzék az egyre intenzívebb tervezési aggályokat, mint például a zaj, a jel integritása, a keresztkapcsolás, sőt a kvantumhatások is, ahogyan a technológia fejlődik. 100 nm alatt. A hatalmas parazita kivonatok napjainkban jelentősen ronthatják a SPICE szintű kereskedelmi szimulációs eszközök teljesítményét. A túlzott szimulációs idő hosszú tervezési időkhöz és nagy szimulációs eszközköltségekhez vezet.

A lineáris összekapcsolási áramkörök csökkentésének technikáit a múltban intenzíven tanulmányozták, és számos technikát javasoltak. A meglévő technikákat, például a pillanategyezésen alapuló módszereket, elsősorban az összekapcsolási késések és a kapcsolási zajok kiszámítására használják a digitális áramkörökben. Ezek a technikák nem rendelkeznek az analóg, vegyes és RF áramkörök modellezéséhez szükséges nagy frekvenciatartományok pontosságával. Az áramköri mátrix formátumú csökkentett modellek sem alakíthatók át könnyen az áramkör szintű SPICE formátummal kompatibilis áramköri formátumra. Ezeket a csökkentési módszereket integrálni kell a meglévő szinkronizáló elemző eszközökkel, hogy csak az összekapcsolások késleltetését és zaját számítsák ki. Jelenleg a nagy EDA-vállalatok nem kínálnak önálló csökkentési eszközöket, bár kezdetben erőfeszítéseket tesznek ennek a feltörekvő piacnak a kezelésére.

stan/project/uimor/uimor_main_files/image001.png "/> 1. ábra Új elrendezés utáni ellenőrzési folyamatok

Az UiMOR egy új áramkör-bonyolultság csökkentő eszköz, amelyet az MSLAB fejlesztett ki az UC Riverside-nél. Az UiMOR az áramkör komplexitásának csökkentésére szolgáló eszköz. Pontos csökkentést érhet el a széles sávú frekvenciák széles skáláján, elhanyagolható pontosságvesztéssel, és alkalmas analóg/vegyes jel/memória modellekhez. A digitális áramkörök késésének és zajának hagyományos számításához is jól használható.

Az UiMOR célja a netlist adatmennyiségének csökkentése; csökkentve a memória lábnyomát. Ennek eredményeként felgyorsíthatja a szimulációt anélkül, hogy rontaná a szimuláció pontosságát. Az UiMOR RC/RLC áramkörként modellezett összekapcsolási áramköröket képes befogadni, és csökkentett RC/RLC áramköröket állíthat elő SPICE formátumban. A tervezők az „analóg” modellben megadhatják a kívánt frekvenciatartományt, amelyben a csökkentett modellek pontosak lesznek a pontos csökkentés érdekében.

Az UiMOR-nak számos jellemzője és előnye van a meglévő redukciós technikákkal szemben:

  • Valóban SPICE-in, SPICE-out redukciós technika és SPICE-kompatibilisek.
  • Ezek tökéletesen illeszkednek a meglévő elrendezés utáni ellenőrzési folyamathoz.
  • Az első szélessávú csökkentési technika digitális, analóg/vegyes/RF modellekhez.
  • 10-100X csökkentési arányt érhet el, és nagyon alacsony hatásfokú RC áramkörökhöz nagyon alacsony pontosságú veszteséggel.
  • Rendkívül skálázható és hatékony az összekapcsolási áramkörök csökkentéséhez több csomópont esetén.

Az UiMOR-ban kifejlesztett redukciós technikák azonnali hatást gyakorolhatnak a VLSI chiptervező közösségre, mivel lerövidíthetik a VLSI chipek tervezésének ellenőrzésére fordított időt, különösen az analóg, vegyes jelű és RF áramkörök esetében az elrendezés utáni szakaszokban. A rövid szimulációs idő közvetlenül javíthatja a hatékonyságot és a megtakarításokat a szimulációs eszköz költségvetésében és a teljes tervezési költségekben, mivel kevesebb licencre van szükség, és több szimuláció futtatható az egyes projektekhez.

Az UCR VSCLAB vezetője a komplex áramkörök komplex újrafelhasználási technikáinak kutatásában, és az elmúlt években számos fejlett áramkör-csökkentési technikát fejlesztettünk ki. Az UiMOR-ot kifejezetten az analóg jelek/vegyes jelek/memória/FPGA csökkentésének problémáira fejlesztették ki, és reméljük, hogy látható előnyökkel járhat a CAD kutatási, fejlesztési és tervezői közösség számára.

Szoftverletöltés

A szoftvercsomag, amely tartalmazza az UiMOR v1.0 futtatható verzióját (Linux redhat verzió 2.6.18-53.1.4.e15), a felhasználói kézikönyvet és néhány példát, itt található .

Küldjön bármilyen problémát, hibát és észrevételt az UiMOR-ral kapcsolatban Sheldon Tan-hoz a [email protected] címre .

Vonatkozó publikációk

B1. Sheldon X.-D. Tan és Lei He, VLSI modellek fejlett modellrendelési csökkentési technikái, Cambridge University Press, 2007, ISBN-13 978-0-521-86581-4, ISBN-10 0-521-86581.